通信処理をFPGA回路に担わせ、最大100Gbpsの低遅延通信を支える
FPGA・ASIC上でTCP/IPやTLSなどの通信処理を回路化し、CPU負荷と通信遅延を抑えるネットワークアクセラレータIP（PTU）。
Intellectual Highway株式会社 神奈川県 横浜市 ／ 2019年設立
技術を使った製品・サービス FPGA ASIC ネットワークアクセラレータ PTU TCP/IPオフロード TLSオフロード
実用化の段階
研究実証販売
TCP/IPオフロードIPは2021年にリリースされ、RoCEv2 IPも2025年からライセンス提供されており、2026年には産総研からの受託契約も公表されています。
6製品
2提携・顧客
0特許
0出資者
しくみ
解こうとしている課題
ソフトウェアによる通信・暗号処理がCPU負荷や遅延の要因となり、高速通信や多数接続、低遅延処理の妨げになる課題を解く。
どう動くか
ソフトウェアが担うTCP/IPの接続管理、再送、再構成などをFPGA・ASICの回路で実行し、TLS暗号処理やRoCEv2によるメモリ間転送もハードウェアに担わせます。TCP/IPオフロードエンジンは、同社公表値で250MHz動作時に1セッション当たり最大100Gbps、遅延1μsec未満、同時1万以上のセッションに対応します。値は会社公表で、条件や構成に依存します。
できるようになること
会社は、CPU負荷や通信遅延を抑え、データセンター、組み込み機器、センサデータ収集、映像転送などで高速・低遅延な通信を可能にすると説明しています。
技術の出自：東京工業大学（現・東京科学大学）発ベンチャー認定あり。特定研究室・研究プロジェクト由来との公表は確認できず。関連する研究分野として計算機アーキテクチャ、ネットワーク処理・セキュリティ処理のハードウェア設計を会社が説明。 出典1 出典2 出典3 出典4
使われる場面
- サーバー・データセンターの通信処理オフロード
- フィンテック・高頻度取引向け低遅延システム
- TLSを用いるセキュア通信
- センサーデータ収集・映像転送
- HPC・アクセラレータ間データ転送
- FPGA・ASIC開発とハードウェア検証自動化
優位性の主張
会社の主張
フルハードウェアのTCP/UDP処理により、250MHz動作時に1セッション当たり最大100Gbps、遅延1μsec未満、1万以上の同時セッションに対応すると説明。性能は構成・条件に依存する。 出典
会社の主張
TCP/IP処理と暗号エンジンを密に統合し、データの余分なメモリ転送を抑えてTLS処理を高速化すると説明。 出典
会社の主張
FPGA単体に限らずCPU・OS・ネットワークを含むシステム全体を設計し、IP単体のライセンスからターンキー納品まで対応すると説明。 出典
第三者の評価
産総研が発注した耐量子署名付き鍵共有プロトコル実装作業を一般競争入札で受注。契約額は税込14,245,000円。 出典
製品・サービス
販売中
TCP/UDPオフロードエンジン（PTU）
TCP/IP処理をFPGA・ASICで実行。再送、接続管理などを担い、ソケット互換インターフェースも提供。 出典
サーバー・データセンター事業者、通信機器・組み込み機器メーカー、FPGA開発企業
これまでの歩み 新しい順
提携先・顧客
顧客
国立研究開発法人産業技術総合研究所 耐量子署名付き鍵共有プロトコル実装作業を受注。2026年7月契約、税込14,245,000円。 出典
特許
公開情報では確認できていない。
会社の規模
大学との関係
大学の認定
東京工業大学（現・東京科学大学） 大学公式のベンチャー一覧に掲載。会社沿革では2020年に東工大発ベンチャー認定と記載。 出典